

## СОВРЕМЕННЫЕ КОНЦЕПЦИИ РАЗРАБОТКИ ОБОРУДОВАНИЯ: ОТ СИСТЕМНОЙ МОДЕЛИ ДО МИКРОСХЕМ

### Подход компании "НПП "Полигон"

Т.Якубов,  
генеральный директор НПП "Полигон"  
tyakubov@plgn.ru

Научно-производственное предприятие "Полигон" работает на российском рынке с 1988 года. Компания самостоятельно разрабатывает и производит телекоммуникационное оборудование и изделия электронной техники. Потребителями продукции являются российские операторы связи, такие как "Ростелеком", "Комстар-ОТС", "Вымпелком", "Мегафон", "Транстелеком", а также ведомственные и государственные заказчики.

Важнейшее достоинство компании – скорость вывода новых продуктов на рынок и достаточно большая и постоянно расширяющаяся номенклатура изделий. За счет каких механизмов компания обеспечивает чрезвычайно сжатые – по российским меркам – сроки создания продукции, соответствующие требованиям мирового рынка? Как при этом удается поддерживать и развивать столь широкую гамму изделий и решений?

#### "TIME TO MARKET" – ПРОБЛЕМЫ И ПОДХОДЫ


Один из важнейших параметров, определяющий успешность создания телекоммуникационного оборудования, – длительность его разработки. В столь динамичной и высококонкурентной области, как телекоммуникации, понятие "time to market" (время до вывода продукта на рынок) играет едва ли не первостепенную роль. На мировом уровне стандартные сроки создания нового продукта и вывода его на рынок – 6–8 месяцев. Соответственно, именно таких сроков разработки должна придерживаться любая компания, которая хочет создавать конкурентоспособное телекоммуникационное оборудование.

Однако чтобы уложить в столь сжатые сроки все процедуры, связанные с разработкой нового изделия, – от формулировки технического задания до создания промышленного образца – необходима определенная методология работы. Сокращение сроков разработки в существенной мере зависит от того, насколько удастся при создании новых изделий использовать уже существующий задел. В связи с этим возникает задача унификации процесса разработки, соответственно – унификации формулирования технических требований к новым изделиям. Сам по себе подход не нов – в области разработки интегральных микросхем (СБИС) уже давно используется принцип синтеза схемы на основе

так называемых IP-блоков (сложно-функциональных блоков) – стандартных верифицированных модулей, причем на разном уровне представления, от математической модели до конкретных схематических и топологических решений. Новая СБИС собирается из них, как из конструктора с применением соответствующей склеивающей логики (glue logic), при необходимости создаются новые модули. Как применить аналогичный подход к созданию телекоммуникационного оборудования? Сложность в том, что не существует

его единой классификации, которую можно было бы положить в основу унификации.

Действительно, сетевое оборудование, в зависимости от его функционального назначения, может обладать различными интерфейсами, внутренними архитектурами, отличаться конструктивным исполнением, системой электропитания и охлаждения, механизмами резервирования и т.д. Едва ли возможно привести его к единой классификации, учитывая многообразие вариантов его построения. Например, коммутаторы сети Ethernet с одним и тем же набором интерфей-



сов, но обрабатывающие трафик на различных уровнях модели взаимодействия открытых систем OSI, кардинально различаются внутренней архитектурой, т.е. функционально. С другой стороны, коммутаторы Ethernet, предназначенные для различных условий эксплуатации, кардинально отличаются типом корпуса, системами электропитания и охлаждения, типом используемых разъемов, т.е. конструктивно. Поэтому выбрать относительную точку отсчета классификации весьма затруднительно.

## МОДЕЛЬНЫЙ ПОДХОД К РАЗРАБОТКЕ ТЕЛЕКОММУНИКАЦИОННОГО ОБОРУДОВАНИЯ

Альтернативой системе классификации при разработке оборудования для нашей компании стал двухэтапный модельный подход. Он подразумевает создание обобщенной модели сетевого оборудования, состоящей из двух моделей: функциональной и конструктивной. На первом этапе строится обобщенная функциональная модель сетевого оборудования, которая включает в себя как все возможные архитектурные варианты, так и множественность интерфейсов. Далее создается шаблон ограничений – число и типы интерфейсов, выполняемые функции, наличие специальных требований и т.д. Накладывая шаблон на обобщенную функциональную модель, можно получить функциональную структуру сетевого оборудования, отвечающего поставленным требованиям.

На втором этапе строится обобщенная конструктивная модель сетевого оборудования, которая включает в себя типы конструктивных решений, варианты электропитания и охлаждения, специальные требования к эксплуатации (виброустойчивость, защита от электромагнитных излучений и т.д.). Таким же образом, как и на первом этапе, на обобщенную модель накладывается шаблон ограничений. В результате формируется требуемая конструктивная структура сетевого оборудования.

Отличительная особенность модельного подхода – возможность получения нескольких структур при различных шаблонах ограничений. Далее должна осуществляться привязка полученной структуры к ограничительному перечню элементной базы с применением объединения функциональности (различные функции в рамках одного элемента) и декомпозиции функциональности (функциональность достигается группой элементов). При необходимости резервирования к исходной модели применяется процедура дублирования необходимых узлов в соответствии со схемой резервирования.

Рассмотрим первый этап модельного подхода – работу функциональной модели на примере синтеза мультиплексора. Допустим, необходимо разработать структурную (функциональную) схему сетевого оборудования по следующему функциональному шаблону:

- устройство предназначено для передачи Ethernet-трафика и потоков E1 по оптоволоконному кабелю связи по схеме "точка-точка";
- устройство должно поддерживать функции управления Ethernet-трафика на втором уровне (L2) сетевой модели OSI;
- устройство должно управляться посредством консольного терминала по протоколу telnet.

Наложим сформированный шаблон на концептуальную функциональную модель сетевого оборудования (см. рисунок). Пошагово определим (методом отсекаемости) свойства, не требующиеся для функциональности данного устройства:

**шаг 1** – в шаблоне отсутствуют требования, специфичные для сетевого процессора (NPU), поэтому исключаем его и все, что с ним связано;

**шаг 2** – передача Ethernet-трафика и потоков E1 по оптоволоконному кабелю не требует применения каких-либо стандартных протоколов, поэтому можно использовать проприетарный (собственный) интерфейс, реализуемый, например, на основе FPGA. Из концептуальной функциональной модели позаимствуем LIU (блок линейного интерфейса) – он нам необходим как физический интерфейс для потоков E1; SERDES (сериализатор-десериализатор, устройство преобразования параллельных потоков в последовательные и наоборот) – физический интерфейс оптической среды и FPGA. Наложим дополнения к сформированному шаблону на концептуальную функциональную модель сетевого оборудования;

**шаг 3** – для передачи Ethernet-трафика и его классификации применим Packet Processor со встроенными "медными" сетевыми интерфейсами. Наложим и это ограничение на концептуальную функциональную модель.

Таким образом, путем последовательного отсекаемости узлов, не подходящих под шаблон, мы получили обобщенную структурную схему требуемого мультиплексора. Данный подход упрощает выделение основных блоков, которые в той или иной форме присутствуют в каждом сетевом оборудовании и определяют его функциональные характеристики.

Очевидно, что модельный подход позволяет описывать внутреннюю архитектуру различных типов сетевого оборудования, производимых как зарубежными, так и отечественными производителями. Отметим, что приведенная в качестве примера концептуальная модель не является всеобъемлющей и при необходимости может быть легко дополнена специализированными элементами (конструктивными решениями, формализованными интерфейсами, средствами криптографической защиты, механизмами резервирования и т.д.).

Способность модельного подхода к выделению основных узловых блоков позволяет сосредоточиться на анализе функциональности основных элементов: процессоров, чип-коммутаторов, компонентов MAC-уровня и т.д. Это позволяет наметить дальнейший план работ по наиболее важным и перспективным направлениям.

Модельный подход эффективен и при интеграции телекоммуникационных устройств на СБИС. Собирая периферийные дискретные узлы на едином кристалле, можно снизить стоимость конечного изделия и его энергопотребление с одновременным увеличением функционального наполнения.

## FPGA – ГИБКОСТЬ И ОБНОВЛЯЕМОСТЬ

Современные программируемые логические микросхемы (ПЛИС) типа FPGA в сочетании с модельным подходом наилучшим образом способствуют реализа-

ции лозунга "Time to market", что в наши дни является первоопределяющим для завоевания достойного места среди мировых производителей.

Кроме того, длительность жизненного цикла современного сетевого оборудования зависит не только от технических характеристик, но и от того, как реализована его техническая поддержка. Применение FPGA позволяет с легкостью обновлять встроенное программное обеспечение. Эта возможность становится уже не дополнительной функцией, а частью скелета аппаратуры. Она предоставляет более широкие возможности по модернизации функционала оборудования в течение всего срока службы. Применение современных перепрограммируемых микросхем FPGA по сути превращает изделие в гибкий инструмент с широким набором интерфейсов. В зависимости от загруженных прошивок оно приобретает тот или иной функционал. Гибкость предлагаемой концепции такова, что возможна даже смена функционала в зависимости от текущих потребностей в рамках одного и того же изделия. Следует отметить, что при этом совсем не обязательно вмешательство человека в процесс реконфигурации.

Предложенная концепция реализована в аппаратуре серии "ПолиКом". Причем разработана методика, позволяющая обновлять встроенное программное обеспечение и прошивки FPGA как при непосредственном подключении к аппаратуре, так и удаленно через IP-сеть.

#### ОТ FPGA К ASIC

За последнее время компания "Полигон" значительно расширила свою номенклатуру, чему способствовало установление долгосрочных партнерских отношений с рядом мировых лидеров по производству микросхем. Это открывает для нас доступ к самым передовым технологиям, позволяющим разрабатывать и производить конкурентоспособное оборудование. Кроме того, с таким крупным производителем, как Marvell Technology Group (США), достигнуто соглашение об открытии в России совместного Центра исследований и разработок для создания нового поколения телекоммуникационных устройств на нашей научной базе.

Проект "Центр исследований и разработок" предусматривает:

- формирование аналитической структуры по выбору направлений проектирования микроэлектронных устройств, а также системы повышения квалификации и обучения специалистов современным методам и инструментарию проектирования СБИС по технологии уровня 45 нм и ниже;
- начало разработок изделий, прием сторонних заказов на разработку и производство СБИС, вовлечение специалистов – носителей технологий из РФ и зарубежных стран (в основном удаленно, через Интернет);
- расширение центра и постепенный переход на собственные библиотеки и макроблоки при разработке и производстве радиоэлектронных приборов.

Мировой опыт показывает, что сегодня большинство фирм-разработчиков СБИС являются fabless-компаниями, т.е. у них нет собственной производственной базы. Кристаллы СБИС изготавливаются на мощностях специализированных кремниевых фабрик, которые предоставляют разработчикам библиотеки

для логического синтеза СБИС. Специалисты кремниевых фабрик выполняют окончательную доработку фотошаблонов и изготовление кристаллов. Подобный подход предусматривает использование сложных функциональных блоков, которые представляют собой полностью отработанные элементы, описанные и документированные в стандартных средах.

Применение ПЛИС, при всех их достоинствах, экономически целесообразно в аппаратуре, производимой ограниченным тиражом, поскольку стоимость этих ИС достаточно высока. Для задач, связанных с массовым производством, обычно разрабатываются специализированные интегральные схемы ASIC (application-specific integrated circuit). В отличие от ИС общего применения, заказные специализированные интегральные схемы предназначены для конкретных устройств и выполняют строго ограниченные функции, характерные только для данного устройства. Соответственно, такие решения экономически оправданы только при массовом, крупносерийном выпуске продукции.

Промежуточное положение между ПЛИС и ASIC занимают так называемые Structured ASIC – современные аналоги БМК (базовый матричный кристалл). Это СБИС, в которых реализован стандартный набор логических элементов, – вентили, стандартные блоки (например, память) и т.п. Разработчику остается только связать эти логические элементы, для чего в Structured ASIC предусмотрены один или несколько коммутационных слоев металла (обычно до шести-восьми). В результате вместо полного (и чрезвычайно дорогого в разработке и изготовлении) комплекта фотошаблонов требуется всего несколько фотошаблонов по числу слоев коммутации. Сегодня все ведущие производители освоили Structured ASIC третьего поколения, которые производятся по технологии 45 нм и менее.

Более того, логическая структура современных Structured ASIC соответствует логической структуре FPGA ведущих мировых производителей. Это позволяет с минимальными затратами переносить отработанные на ПЛИС проекты непосредственно в Structured ASIC – т.е. возможен сквозной маршрут проектирования.

В результате устройство, реализуемое на основе Structured ASIC, в зависимости от его сложности будет иметь до 20 раз меньшее энергопотребление и до 80% меньшую стоимость, чем при его воплощении на основе FPGA. Ведь большие FPGA – это достаточно сложное устройство, со множеством конфигурационных элементов и межсоединений, обладающее заведомо существенной избыточностью в угоду программной конфигурации.

Применение Structured ASIC обладает рядом ярких достоинств:

- срок разработки от создания топологии до реализации в кремнии составляет всего 3–4 недели. Он столь мал, в том числе потому, что не нужно проводить верификацию проекта до транзисторного уровня или выполнять тестирование с полным покрытием;
- достаточно малы затраты на комплект фотошаблонов, так как на одной пластине могут быть реализованы несколько проектов;

- нет ограничений на минимальное количество выпускаемых изделий, поскольку в рамках одной пластины могут выполняться различные заказы;
- низкая стоимость средств разработки (аналогичны средствам разработки на FPGA);
- при переходе от прототипов на основе Structured ASIC к массовому производству (ASIC/COT) нет нужды в повторном анализе временных соотношений или переопределении основных характеристик производимых изделий.

Таким образом, Structured ASIC – это эффективный шаг при переходе от опытных и штучных партий на основе FPGA к серийному производству. Дальнейшее увеличение объемов выпуска изделий (свыше миллиона единиц) уже требует перехода к ASIC и выбора технологии проектирования: ASIC-модели или COT-модели.

В рамках ASIC-модели компания-разработчик занимается дизайном верхнего уровня – вплоть до RTL-модели СБИС, не предусматривающей привязку к технологии конкретного производителя СБИС. Затем проект передается одному из производителей ASIC, который несет ответственность за поставку рабочих кристаллов. ASIC-производитель уже сам занимается на основе переданной ему RTL-модели синтезом структуры СБИС, ее топологии, производством фотошаблонов и т.п. Один из недостатков такого подхода ASIC – отсутствие прозрачности в структуре затрат в процессе проектирования, что ведет к слабому контролю за расходами. Ведь ASIC-производители имеют в своем составе группы высокооплачиваемых инженеров, проживающих в дорогих географических регионах типа Токио или Санта-Клара, время которых оплачивается вне зависимости от того, заняты они проектом или нет. Дизайн чипа требует тесного взаимодействия между такими группами и компанией-разработчиком. Соответственно, последний должен создавать у себя специальную инженерную группу, которая тесно сотрудничает с дизайн-центром ASIC производителя, что дополнительно увеличивает расходы.

COT-модель (Customer-Owned Tooling ASIC) – это технология проектирования, в рамках которой взаимодействие между дизайн-центром и производителем происходит на глубоком технологическом и производственном уровнях. COT-модель предусматривает, что компания-разработчик полностью управляет затратами, выполняя львиную долю проекта на своей базе. При необходимости разработчик покупает IP-блоки сторонних производителей или заказывает их аутсорсинговым фирмам. Например, кремниевая фабрика TSMC помогает клиентам, работающим по COT-модели, своими инструментами для верификации проекта, а также поощряет использование ее IP-библиотек. В конечном итоге все это способствует более короткому времени выхода изделия на рынок.

Однако реализация COT-модели связана со значительными финансовыми затратами, необходимыми для приобретения средств проектирования (свыше 1 млн. долл.) и обучения (привлечения) специалистов для освоения всего маршрута проектирования.

Из всего вышесказанного совершенно логичным видится следующий вариант развития Центра исследований и разработок: FPGA-модель → Structured ASIC-модель → ASIC-модель → COT-модель. Однако при проектировании чипов, необходимых для техни-

ки специального назначения, этап ASIC-модели является небезопасным с точки зрения государственной тайны, поскольку здесь присутствует этап передачи исходных текстов RTL-модели ASIC-производителю. В связи с этим, план развития предусматривает и следующий вариант: FPGA-модель → Structured ASIC-модель → COT-модель.

## БЛИЖАЙШИЕ ПЕРСПЕКТИВЫ

Соглашение, достигнутое НПП "Полигон" с Marvell Technology, предусматривает многолетнее сотрудничество. Наши компании уже приступили к практической работе согласно плану на 2012–2014 годы, а именно, к созданию систем коммутации уровней L2/L3/L4, в том числе синхронных, с поддержкой протокола IEEE 1588 V2. В скором времени ожидается:

- Ethernet-коммутатор с 32 портами на 40 Gigabit Ethernet (40GE) каждый;
- Ethernet-коммутатор с 64×10GE и 4×100GE-портами;
- линейка Ethernet-коммутаторов для задач малого и среднего бизнеса, основанная на новом поколении процессоров семейства Prestera DX.

Кроме того, начаты работы в направлении "облачных архитектур" в частном и публичном секторах, где важно предоставить надежное решение для физических и виртуальных сетевых сред с обеспечением комплексного автоматизированного подхода к безопасности центров обработки данных. Базовым посылом является то, что обезопасить корпоративную архитектуру компании можно, изолировав виртуальные машины и контролируя трафик на различных уровнях модели OSI. Для этого планируется создать интегрированную систему, сочетающую в себе среды для вычислений и хранения данных, а также поддерживающую приложения виртуализации (в том числе и по безопасности).

Фактически – это легко масштабируемая униплатформа на основе многоядерных ARM-процессоров, способная одновременно функционировать как web-сервер, почтовый сервер, сервер приложений, а также как сервер баз данных. Отличительные особенности такой платформы – высокая производительность, низкое энергопотребление, управляемость и простота в эксплуатации. Данный подход позволит не только избежать лишних затрат на комплексную ИТ-инфраструктуру компаний малого и среднего бизнеса, но и даст дополнительный импульс в развитии дата-центров.

\*\*\*

Таким образом, модельный подход к созданию телекоммуникационного оборудования в сочетании с применением наиболее современных технологий микроэлектроники, таких как использование ПЛИС, создание собственного дизайн-центра, переход к полужаказному и заказному проектированию СБИС, организация технологических альянсов с ведущими зарубежными производителями СБИС делает компанию "НПП "Полигон" одним из ведущих отечественных разработчиков и производителей сетевого оборудования. Соответственно, это открывает широкие возможности перед заказчиками НПП "Полигон", поскольку гарантирует им технологический сервис мирового уровня, включая конкурентные сроки создания продуктов и качество технических решений. ■