eng
Выпуск #8/2024
С.С.Коган
Транспортные ВОСП большой пропускной способности. Часть 3. Эволюция технологий для изготовления когерентных ЦСП. Окончание
Транспортные ВОСП большой пропускной способности. Часть 3. Эволюция технологий для изготовления когерентных ЦСП. Окончание
Просмотры: 1114
DOI: 10.22184/2070-8963.2024.124.8.68.73
В цикле статей представлены международные отраслевые стандарты для открытых линейных интерфейсов 400G со сменными когерентными оптическими модулями-приемопередатчиками (трансиверами) транспортных волоконно-оптических систем передачи (ВОСП) OTN/DWDM (часть 1), эволюция поколений когерентных цифровых сигнальных процессоров (ЦСП) для высокоскоростных оптических каналов (длин волн) ВОСП (часть 2), а также эволюция технологий для изготовления когерентных ЦСП для ВОСП (часть 3).
В цикле статей представлены международные отраслевые стандарты для открытых линейных интерфейсов 400G со сменными когерентными оптическими модулями-приемопередатчиками (трансиверами) транспортных волоконно-оптических систем передачи (ВОСП) OTN/DWDM (часть 1), эволюция поколений когерентных цифровых сигнальных процессоров (ЦСП) для высокоскоростных оптических каналов (длин волн) ВОСП (часть 2), а также эволюция технологий для изготовления когерентных ЦСП для ВОСП (часть 3).
Теги: 2nm process bpdn bpdn technologies cfet transistors epitaxy gaa silicon atom silicon processor limit transceiver атом кремния предел кремниевых процессоров технологии gaa техпроцесс 2 нм транзисторы cfet трансивер эпитаксия
Транспортные ВОСП
большой пропускной способности
Часть 3. Эволюция технологий для изготовления когерентных ЦСП
Окончание
С.C.Коган, к.т.н., советник генерального директора компании "Т8" по формированию технической стратегии / kogan@t8.ru
УДК 621.391.15, DOI: 10.22184/2070-8963.2024.124.8.68.73
В цикле статей представлены международные отраслевые стандарты для открытых линейных интерфейсов 400G со сменными когерентными оптическими модулями-приемопередатчиками (трансиверами) транспортных волоконно-оптических систем передачи (ВОСП) OTN/DWDM (часть 1), эволюция поколений когерентных цифровых сигнальных процессоров (ЦСП) для высокоскоростных оптических каналов (длин волн) ВОСП (часть 2), а также эволюция технологий для изготовления когерентных ЦСП для ВОСП (часть 3).
Технология FinFET
Многозатворный полевой транзистор FinFET (Fin Field-Effect Transistor) применяется с 2011 года при переходе на технологию 22 нм [13, 18, 20]. Объемное (3D) исполнение полевого не планарного транзистора FinFET позволило продолжить масштабирование чипов и не только улучшить рабочие характеристики, но и увеличить плотность размещения транзисторов.
Проводимостью канала управляет электрическое поле, поэтому транзисторы FinFET также являются полевыми. Прибор FinFET, в отличие от полупроводниковых устройств MOSFET (Planar FET) c планарной (плоской или двумерной) технологией, имеет третье измерение. Свое название FinFET прибор получил за то, что область истока/стока на поверхности кремния образует "ребра", или "плавники" (Fins). Прибор построен на подложке, но затвор расположен на двух, трех или четырех сторонах канала, что позволяет создать двузатворную или даже многозатворную структуру. Поэтому FinFET также называют 3D- или трехмерными транзисторами.
Один транзистор FinFET содержит несколько "ребер", расположенных рядом и покрытых одним и тем же затвором. Эти "ребра" электрически действуют как одно целое. Благодаря данной особенности можно увеличить мощность и улучшить другие характеристики прибора FinFET, у которого меньшее время переключения и более высокая плотность тока, чем у приборов MOSFET. Такое решение позволило управлять током, протекающим от истока к стоку по каналу полевого транзистора с трех сторон, что повысило эффективность управления проводимостью канала.
Ниже представлены причины, по которым выбор устройств на основе технологии FinFET предпочтительнее традиционных устройств MOSFET:
Но основная причина выбора устройств на основе FinFET – необходимость наращивания вычислительной мощности чипов. Для этого требуется больше транзисторов, что ведет к увеличению размеров микросхемы или СБИС. С практической точки зрения важно сохранить площадь микрочипов примерно на существующем уровне, поэтому необходимо увеличить вычислительную плотность микросхемы, с тем чтобы разместить большее число транзисторов на единицу площади. По сравнению с классическими MOSFET-элементами FinFET-элементы отличаются значительно меньшим временем переключения и более высокой плотностью тока.
Промышленное производство микрочипов, использующих вентили FinFET, началось в первой половине 2010-х годов. 2012 год ознаменовался появлением первого коммерческого микрочипа FinFET 22 нм. Чтобы обеспечить наилучшие характеристики, необходимо было снизить задержку переключения за счет использования максимального тока возбуждения (drive current), а также снижения емкости и сопротивления (capacitance and resistance) транзистора. Ряд усовершенствований, включая увеличение высоты "ребер" многозатворного транзистора, позволили достичь поставленных целей. На рис.4 представлено сравнение конструкций ячеек MOSFET (Planar FET) и FinFET.
Упрощенная конструкция FinFET транзистора приведена на рис.5.
Технология FinFET стала основной для когерентных ЦСП, построенных с использованием технологии КМОП на пленках толщиной, равной или более 7 нм. Но в производстве эта технология оказалась дорогостоящей.
К недостаткам FinFET можно отнести:
Как следствие, стоимость исследований и разработок возросла, а периоды перехода от одного техпроцесса к другому увеличились с 18 до 30 и более месяцев. В 2018 году компания TSMC начала производство первых FinFET на 7 нм, за ней последовала Samsung. В 2011 году Intel перешла к выпуску FinFET на 22 нм, а затем на 16/14 нм; в 2019 году компания начала производство на 10 нм [6]. У современных транзисторов FinFET добавляется третье измерение, однако контролировать "ребра" становится все сложнее, что приводит к изменчивости пороговых напряжений и ухудшению характеристик устройства [22].
Технология GAA
Конструкция GAA (Gate-All-Around) была предложена еще до изобретения FinFET [6, 22, 23]. Примерно 30 лет назад один из основателей компании Unisantis разработал концепцию транзистора с окружающим затвором (Surrounding Gate Transistor, или GAA), согласно которой затвор полностью окружает канал (нанопровод). По мере перехода к техпроцессу 3 нм и меньше технология GAA становится более предпочтительной, чем FinFET [24].
При использовании технологии GAA кремниевые каналы конструкции FinFET переворачиваются и укладываются друг на друга, как слоеный пирог (рис.6).
Для изготовления транзисторов GAA используется набор процессов, которые поддерживают более точное масштабирование транзисторов и меньшее энергопотребление микросхем. Основным в технологии GAA является изотропное травление диэлектриков, полупроводников и металлов с высокой селективностью к экспонированным материалам.
Новые технологии, используемые при производстве транзисторов GAA, включают такие интегрированные решения по материалам, как эпитаксия [26], выборочное (селективное) удаление/травление (selective caries removal), и электронно-лучевая метрология (E-beam metrology).
Эпитаксия (от греч. επι – на и ταξισ – упорядоченность) – это выращивание одного кристаллического материала на другом, то есть ориентированный рост одного кристалла на поверхности другого (подложки). Выборочное удаление – термин для обозначения травления преимущественно одного материала, у которого значительно меньшая скорость травления. Метрология eBeam (электронно-лучевая метрология) обеспечивает более высокое разрешение и более широкий диапазон возможностей визуализации при контроле физических дефектов 3D-элементов.
Управление толщиной канала становится более точным благодаря переходу от литографии и травления к эпитаксии и выборочному удалению. Архитектура GAA позволяет более точно масштабировать длину затвора при увеличении тока драйвера и одновременном снижении энергопотребления.
Лидером в области внедрения новых материалов и таких технологий, как выборочное (селективное) удаление/травление и метрология eBeam, при изготовлении транзисторов GAA является компания Applied Materials.
Nvidia и Intel, а также Samsung Electronics и тайваньская TSMC планируют начать массовое производство полупроводников по технологии GAA в 2025 году.
Внедрение технологии GAA
Лучшим вариантом до техпроцесса 5 нм в настоящее время по-прежнему остаются транзисторы FinFET. Но поскольку FinFET не обеспечивает достаточно высоких характеристик при масштабируемых размерах, все полупроводниковые компании, в том числе Samsung, TSMC, Intel или IBM, разрабатывают перспективные технологии типа GAA.
Samsung и TSMC работают на уровне 7 нм, используя транзисторы FinFET [26]. Обе компании собираются продолжать применять эту же технологию и на уровне 5 нм. В настоящее время Samsung и TSMC – единственные производители, работающие с техпроцессами 7 нм. Тайваньская компания TSMC владеет большей частью рынка, Samsung – на втором месте с большим отставанием.
Следует учитывать, что Intel и китайская компания SMIC также разрабатывают передовые техпроцессы. Не ясно, получится ли у компании SMIC освоить 7 нм, поскольку эта тема пока в стадии исследований и разработок. Intel – не самый крупный игрок в области коммерческого производства – испытывает проблемы с разработкой техпроцесса в 10 нм. Самые современные микропроцессоры имеют компоненты размером всего в несколько нанометров, и лишь несколько компаний способны производить такие чипы.
Впервые реализованная Samsung технология GAA, Multi-Bridge-Channel FET (MBCFET™), преодолевает ограничение характеристик транзисторов FinFET, повышая эффективность энергопотребления за счет снижения уровня напряжения питания и увеличения пропускной способности.
Ожидается, что технология GAA (GAAFET) будет осваиваться в крупносерийном производстве HVM (high-volume manufacturing) начиная с 2025 года. Полупроводниковые транзисторы могут быть n-канальными (nMOS или отрицательный MOS) или p-канальными (pMOS или положительный MOS). Эти два типа каналов действуют как логические взаимодополняющие вентили. Канал nMOS проводит при высоком напряжении, в то время как pMOS – при низком напряжении. В реализациях FinFET и GAAFET транзисторы nMOS и pMOS размещаются рядом один с другим. Однако уменьшение расстояния от затвора одного транзистора до затвора другого до значений порядка 16 нм становится все более затруднительным, поскольку нарастает ток утечки, повышается энергопотребление.
И транзистор, когда он находится в выключенном состоянии, становится трудно контролировать.
Компании Intel, Samsung и TSMC находятся на переднем крае гонки по внедрению техпроцесса 2 нм, стремясь повысить свою конкурентоспособность на рынке чипов для систем искусственного интеллекта (ИИ) за счет перехода к технологии GAA [27].
Компания Samsung Electronics, 9 июля 2024 года объявила о том, что она будет поставлять готовые полупроводниковые решения с использованием 2 нм техпроцесса ведущей в области искусственного интеллекта японской компании Preferred Networks [28]. Компания Samsung Electronics сейчас осваивает технологию BPDN (Backside Power Delivery Network), которая обеспечит совершенно новый способ доставки электропитания через тыльный контакт чипа. При этом разделяются соединения для электропитания и передачи данных, что улучшает характеристики электропитания за счет снижения падения напряжения на соединениях, а также обеспечения более плотной прокладки соединений для прохождения сигнала поверх микросхемы. Разработанная компанией Samsung технология GAA, начиная с 2027 года, будет использоваться для освоения техпроцесса 1–4 нм. И на этом уровне будет достигнут теоретический предел кремниевых процессоров, когда ширина каждого транзистора составит всего три атома кремния.
Компания Marvell Technology, Inc., лидер в области решений для полупроводниковой инфраструктуры данных, 7 марта 2024 года объявила о расширении сотрудничества с компанией TSMC с целью разработки полупроводниковых решений с использованием 2 нм технологического процесса [29]. Компания TSMC намерена внедрить технологию BPDN в массовое производство для узла с технологией 2 нм в 2026 году.
Intel также планирует реализовать BPDN под названием PowerVIA в СБИС на техпроцессе 2 нм, который, как ожидается, будет выпущен в 2024 году. Компания Intel пытается вернуться на передовые позиции в производстве микросхем. Новые заявления этой компании ожидаются на Международной конференции по электронным приборам (IEDM), которая пройдет в декабре 2024 года в Сан-Франциско (США).
Основанная в 2023 году компания Alchip Technologies (Тайвань) 25 октября 2024 года сообщила о выпуске тестового чипа по техпроцессу 2 нм. Этот тестовый чип, подготовленный на основе технологии GAA, позволит [30]:
сформировать подходы и методологию проектирования на основе техпроцесса 2 нм,
собрать данные PPA (power, performance and area) об энергопотреблении, о характеристиках и размерах СБИС, созданных с использованием техпроцесса 2 нм.
Перспективная технология CFET
Технология CFET (Complementary FET) ознаменует дальнейшее развитие транзисторов с несколькими затворами, которые отличаются тем, что в них будет реализован переход от горизонтально-сложенных, то есть с горизонтально расположенными каналами (характерно для FinFET и GAAFET) к вертикально-сложенным, то есть с вертикально расположенными каналами, иными словами, к CFET-транзисторам [31].
Для CFET сохраняется структура gate-all-around, но вместо того, чтобы размещать nMOS и pMOS близко один к другому, они будут располагаться вертикально. Поскольку используемая площадь при этом уменьшается, обеспечивается гораздо более высокая плотность транзисторов, что позволяет дополнительно уменьшить размеры и улучшить показатели энергопотребления полупроводниковых схем.
Следует отметить, что для проектирования CFET будут характерны свои проблемы. Процесс травления, в ходе которого химические вещества удаляют ненужные материалы с пластины, станет более сложным, поскольку инженеры должны найти способ протравить верхние полосы nMOS, не повредив нижние полосы pMOS. Командам разработчиков полупроводников и литейным заводам необходимо приступать к реализации проекта за пять-десять лет, поскольку внедрение результатов НИОКР в крупносерийное производство занимает много времени. Например, отраслевые эксперты говорят о GAAFET уже более десятилетия, но первые СБИС с использованием технологии появятся в 2024 году, а крупносерийное производство, как ожидается, начнется не раньше 2025 года. Это означает, что пройдет еще некоторое время, прежде чем CFET станут реальностью.
Заключение
Технология FinFET не имеет видимых перспектив развития за пределами рубежа 5 нм. В первую очередь это связано с отсутствием достаточного электростатического контроля. Поэтому дальнейшая миниатюризация потребует новых архитектурных решений. Однако по мере развития технологических линий одни компании по экономическим соображениям уже приняли решение временно остаться на том же уровне производства. А другие в силу характера своих производственных процессов вынуждены продолжить внедрение новых технологических решений. Для масштабируемых в широких пределах технологических узлов технология GAA – основной преемник FinFET. Однако для структуры GAA характерен серьезный недостаток: значительная емкостная связь между затвором и каналом.
Проблемы с GAAFET больше связаны с производством, а не с величиной тока утечки. Но успешная реализация ячеек GAA даст запас еще на десяток лет, которые будут посвящены поиску и разработке новых решений. В будущем, для миниатюризации и увеличения быстродействия чипов, включая когерентные ЦСП для волоконно-оптических OTN/DWDM систем передачи, отрасль может попытаться перейти на вертикально-сложенные транзисторы CFET вместо горизонтально-сложенных транзисторов FinFET и GAAFET.
ЛИТЕРАТУРА
Производство чипов размером 1 нм. [Электронный ресурс]. URL: https://radioskot.ru/publ/teoria/tehnologiya-proizvodstva-chipov-razmerom-1-nm (дата обращения 06.08.2024).
Gate-All-Around (GAA). [Электронный ресурс]. URL: https://www.appliedmaterials.com/us/en/semiconductor/markets-and-inflections/advanced-logic/gaa.html#:~:text=Gate-All-Around%20(GAA)%20is%20a%20transistor%20architecture,are%20horizontal%20instead%20of%20vertical (дата обращения 06.08.2024).
Коган С.С. Транспортные ВОСП большой пропускной способности. Часть 2. Эволюция когерентных цифровых сигнальных процессоров (начало) // ПЕРВАЯ МИЛЯ. 2024. № 4. С. 38–42.
Коган С.С. Транспортные ВОСП большой пропускной способности. Часть 2. Эволюция когерентных цифровых сигнальных процессоров (окончание) // ПЕРВАЯ МИЛЯ. 2024. № 5. С. 52–59.
Оптический трансивер против оптического двигателя и CPO против OBO. [Электронный ресурс]. URL: https://www.fibermall.com/ru/blog/optical-transceiver-engine-cpo-obo.htm (дата обращения 06.08.2024).
Начало войны техпроцессов: 5 нм и 3 нм. [Электронный ресурс]. URL: https://habr.com/ru/articles/487908/ (дата обращения 06.08.2024).
Roadmapping the next generation of silicon photonics. [Электронный ресурс]. URL: https://www.nature.com/articles/s41467-024-44750-0#Sec1 (дата обращения 06.08.2024).
Silicon on Insulator. [Электронный ресурс]. URL: https://www.sciencedirect.com/topics/materials-science/silicon-on-insulator (дата обращения 06.08.2024).
FinFET устройства: что это и для чего нужны. [Электронный ресурс]. URL: https://supereyes.ru/articles/other/chto-takoe-finfet/ (дата обращения 06.08.2024).
Производство чипов размером 1 нм. [Электронный ресурс]. URL: https://radioskot.ru/publ/teoria/tehnologiya-proizvodstva-chipov-razmerom-1-nm (дата обращения 06.08.2024).
High-k. [Электронный ресурс]. URL: https://ru.wikipedia.org/wiki/High-k (дата обращения 06.08.2024).
Atomic layer deposition. [Электронный ресурс]. URL: https://en.wikipedia.org/wiki/Atomic_layer_deposition (дата обращения 06.08.2024).
Fin field-effect transistor. [Электронный ресурс]. URL: https://en.wikipedia.org/wiki/Fin_field-effect_transistor (дата обращения 06.08.2024).
МОП-транзистор. [Электронный ресурс]. URL: https://ru.wikipedia.org/wiki/МОП-транзистор (дата обращения 06.08.2024).
MOSFET-транзисторы. [Электронный ресурс]. URL: https://power-electronics.info/mosfet.html (дата обращения 06.08.2024).
MOSFET транзисторы. Полевой транзистор с изолированным затвором. [Электронный ресурс]. URL: https://go-radio.ru/mosfet-transistors.html (дата обращения 06.08.2024).
Биполярный транзистор с изолированным затвором. [Электронный ресурс]. URL: https://ru.wikipedia.org/wiki/Биполярный_транзистор_с_изолированным_затвором (дата обращения 06.08.2024).
FinFET-транзисторы. [Электронный ресурс]. URL: https://digteh.ru/foe/tranzistor/fet/fin/ (дата обращения 06.08.2024).
Диэлектрики. Типы диэлектриков и их поляризация. [Электронный ресурс]. URL: https://www.fizika.guo.by/uploads/b1/s/13/807/basic/0/159/Dielektriki.pdf?t (дата обращения 06.08.2024).
FinFET устройства: что это и для чего нужны. [Электронный ресурс]. URL: https://supereyes.ru/articles/other/chto-takoe-finfet/ (дата обращения 06.08.2024).
New Innovations Needed to Continue Scaling Advanced Logic. [Электронный ресурс]. URL: https://www.appliedmaterials.com/us/en/blog/blog-posts/new-innovations-needed-to-continue-scaling-advanced-logic.html (дата обращения 06.08.2024).
Технология GAA для производства 1, 4-нм чипов поможет Samsung опередить конкурентов. [Электронный ресурс]. URL: https://overclockers.ru/blog/Fantoci/show/117989/samsung-raskryla-pervye-podrobnosti-o-1-4-nm-tehprocesse (дата обращения 06.08.2024).
5-нм транзисторы GAA с окружающим затвором в ячейках памяти SRAM. [Электронный ресурс]. URL: https://www.hardwareluxx.ru/index.php/news/allgemein/technology/44786-gaa-nanowire-5-nm.html (дата обращения 06.08.2024).
What is GAA transistor? [Электронный ресурс]. URL: https://www.asml.com/en/news/stories/2022/what-is-a-gate-all-around-transistor (дата обращения 06.08.2024).
Epitaxy. [Электронный ресурс]. URL: https://en.wikipedia.org/wiki/Epitaxy (дата обращения 06.08.2024).
5 нм против 3 нм. [Электронный ресурс]. URL: https://habr.com/ru/articles/461875/ (дата обращения 06.08.2024).
2nm Chip Technology: Intel, Samsung, and TSMC's New Race. [Электронный ресурс]. URL: https://www.electropages.com/blog/2024/07/intel-samsung-and-tsmc-race-towards-2nm-chip-technology (дата обращения 26.10.2024).
Collaboration with leading Japanese AI company will produce cutting-edge AI accelerator chips. [Электронный ресурс]. URL: https://news.samsung.com/global/samsung-electronics-to-provide-turnkey-semiconductor-solutions-with-2nm-gaa-process-and-2-5d-package-to-preferred-networks/. (дата обращения 26.10.2024).
Marvell Announces Industry’s First 2nm Platform for Accelerated Infrastructure Silicon. [Электронный ресурс]. URL: https://www.marvell.com/company/newsroom/marvell-announces-industry-first-2nm-platform-for-accelerated-infrastructure-silicon.html (дата обращения 26.10.2024).
Alchip Announces Successful 2nm Test Chip Tapeout. [Электронный ресурс]. URL: https://www.alchip.com/en/Newsroom/Alchip_2nm_testchip_tapeout (дата обращения 26.10.2024).
Shrinking Nodes Beyond 2030. [Электронный ресурс]. URL: https://techlevated.com/cfet-vs-gaafet-transistors-shrinking-beyond-2030/ (дата обращения 06.08.2024).
большой пропускной способности
Часть 3. Эволюция технологий для изготовления когерентных ЦСП
Окончание
С.C.Коган, к.т.н., советник генерального директора компании "Т8" по формированию технической стратегии / kogan@t8.ru
УДК 621.391.15, DOI: 10.22184/2070-8963.2024.124.8.68.73
В цикле статей представлены международные отраслевые стандарты для открытых линейных интерфейсов 400G со сменными когерентными оптическими модулями-приемопередатчиками (трансиверами) транспортных волоконно-оптических систем передачи (ВОСП) OTN/DWDM (часть 1), эволюция поколений когерентных цифровых сигнальных процессоров (ЦСП) для высокоскоростных оптических каналов (длин волн) ВОСП (часть 2), а также эволюция технологий для изготовления когерентных ЦСП для ВОСП (часть 3).
Технология FinFET
Многозатворный полевой транзистор FinFET (Fin Field-Effect Transistor) применяется с 2011 года при переходе на технологию 22 нм [13, 18, 20]. Объемное (3D) исполнение полевого не планарного транзистора FinFET позволило продолжить масштабирование чипов и не только улучшить рабочие характеристики, но и увеличить плотность размещения транзисторов.
Проводимостью канала управляет электрическое поле, поэтому транзисторы FinFET также являются полевыми. Прибор FinFET, в отличие от полупроводниковых устройств MOSFET (Planar FET) c планарной (плоской или двумерной) технологией, имеет третье измерение. Свое название FinFET прибор получил за то, что область истока/стока на поверхности кремния образует "ребра", или "плавники" (Fins). Прибор построен на подложке, но затвор расположен на двух, трех или четырех сторонах канала, что позволяет создать двузатворную или даже многозатворную структуру. Поэтому FinFET также называют 3D- или трехмерными транзисторами.
Один транзистор FinFET содержит несколько "ребер", расположенных рядом и покрытых одним и тем же затвором. Эти "ребра" электрически действуют как одно целое. Благодаря данной особенности можно увеличить мощность и улучшить другие характеристики прибора FinFET, у которого меньшее время переключения и более высокая плотность тока, чем у приборов MOSFET. Такое решение позволило управлять током, протекающим от истока к стоку по каналу полевого транзистора с трех сторон, что повысило эффективность управления проводимостью канала.
Ниже представлены причины, по которым выбор устройств на основе технологии FinFET предпочтительнее традиционных устройств MOSFET:
- лучший контроль над работой канала;
- значительное подавление эффектов короткого канала;
- низкий ток утечки в статическом режиме;
- высокая скорость переключения;
- более высокий ток канала (на единицу площади);
- низкое напряжение открытия;
- низкое энергопотребление.
Но основная причина выбора устройств на основе FinFET – необходимость наращивания вычислительной мощности чипов. Для этого требуется больше транзисторов, что ведет к увеличению размеров микросхемы или СБИС. С практической точки зрения важно сохранить площадь микрочипов примерно на существующем уровне, поэтому необходимо увеличить вычислительную плотность микросхемы, с тем чтобы разместить большее число транзисторов на единицу площади. По сравнению с классическими MOSFET-элементами FinFET-элементы отличаются значительно меньшим временем переключения и более высокой плотностью тока.
Промышленное производство микрочипов, использующих вентили FinFET, началось в первой половине 2010-х годов. 2012 год ознаменовался появлением первого коммерческого микрочипа FinFET 22 нм. Чтобы обеспечить наилучшие характеристики, необходимо было снизить задержку переключения за счет использования максимального тока возбуждения (drive current), а также снижения емкости и сопротивления (capacitance and resistance) транзистора. Ряд усовершенствований, включая увеличение высоты "ребер" многозатворного транзистора, позволили достичь поставленных целей. На рис.4 представлено сравнение конструкций ячеек MOSFET (Planar FET) и FinFET.
Упрощенная конструкция FinFET транзистора приведена на рис.5.
Технология FinFET стала основной для когерентных ЦСП, построенных с использованием технологии КМОП на пленках толщиной, равной или более 7 нм. Но в производстве эта технология оказалась дорогостоящей.
К недостаткам FinFET можно отнести:
- сложность динамического контроля за пороговым напряжением затвора;
- квантование размеров (размеры устройства обязательно должны быть кратными целым "ребрам", дробные пропорции недопустимы);
- более высокие паразитные характеристики (благодаря трехмерному профилю);
- очень высокие емкостные характеристики;
- образование углового эффекта (когда электрическое поле на узкой грани значительно выше, чем на широкой боковой);
- высокая стоимость изготовления.
Как следствие, стоимость исследований и разработок возросла, а периоды перехода от одного техпроцесса к другому увеличились с 18 до 30 и более месяцев. В 2018 году компания TSMC начала производство первых FinFET на 7 нм, за ней последовала Samsung. В 2011 году Intel перешла к выпуску FinFET на 22 нм, а затем на 16/14 нм; в 2019 году компания начала производство на 10 нм [6]. У современных транзисторов FinFET добавляется третье измерение, однако контролировать "ребра" становится все сложнее, что приводит к изменчивости пороговых напряжений и ухудшению характеристик устройства [22].
Технология GAA
Конструкция GAA (Gate-All-Around) была предложена еще до изобретения FinFET [6, 22, 23]. Примерно 30 лет назад один из основателей компании Unisantis разработал концепцию транзистора с окружающим затвором (Surrounding Gate Transistor, или GAA), согласно которой затвор полностью окружает канал (нанопровод). По мере перехода к техпроцессу 3 нм и меньше технология GAA становится более предпочтительной, чем FinFET [24].
При использовании технологии GAA кремниевые каналы конструкции FinFET переворачиваются и укладываются друг на друга, как слоеный пирог (рис.6).
Для изготовления транзисторов GAA используется набор процессов, которые поддерживают более точное масштабирование транзисторов и меньшее энергопотребление микросхем. Основным в технологии GAA является изотропное травление диэлектриков, полупроводников и металлов с высокой селективностью к экспонированным материалам.
Новые технологии, используемые при производстве транзисторов GAA, включают такие интегрированные решения по материалам, как эпитаксия [26], выборочное (селективное) удаление/травление (selective caries removal), и электронно-лучевая метрология (E-beam metrology).
Эпитаксия (от греч. επι – на и ταξισ – упорядоченность) – это выращивание одного кристаллического материала на другом, то есть ориентированный рост одного кристалла на поверхности другого (подложки). Выборочное удаление – термин для обозначения травления преимущественно одного материала, у которого значительно меньшая скорость травления. Метрология eBeam (электронно-лучевая метрология) обеспечивает более высокое разрешение и более широкий диапазон возможностей визуализации при контроле физических дефектов 3D-элементов.
Управление толщиной канала становится более точным благодаря переходу от литографии и травления к эпитаксии и выборочному удалению. Архитектура GAA позволяет более точно масштабировать длину затвора при увеличении тока драйвера и одновременном снижении энергопотребления.
Лидером в области внедрения новых материалов и таких технологий, как выборочное (селективное) удаление/травление и метрология eBeam, при изготовлении транзисторов GAA является компания Applied Materials.
Nvidia и Intel, а также Samsung Electronics и тайваньская TSMC планируют начать массовое производство полупроводников по технологии GAA в 2025 году.
Внедрение технологии GAA
Лучшим вариантом до техпроцесса 5 нм в настоящее время по-прежнему остаются транзисторы FinFET. Но поскольку FinFET не обеспечивает достаточно высоких характеристик при масштабируемых размерах, все полупроводниковые компании, в том числе Samsung, TSMC, Intel или IBM, разрабатывают перспективные технологии типа GAA.
Samsung и TSMC работают на уровне 7 нм, используя транзисторы FinFET [26]. Обе компании собираются продолжать применять эту же технологию и на уровне 5 нм. В настоящее время Samsung и TSMC – единственные производители, работающие с техпроцессами 7 нм. Тайваньская компания TSMC владеет большей частью рынка, Samsung – на втором месте с большим отставанием.
Следует учитывать, что Intel и китайская компания SMIC также разрабатывают передовые техпроцессы. Не ясно, получится ли у компании SMIC освоить 7 нм, поскольку эта тема пока в стадии исследований и разработок. Intel – не самый крупный игрок в области коммерческого производства – испытывает проблемы с разработкой техпроцесса в 10 нм. Самые современные микропроцессоры имеют компоненты размером всего в несколько нанометров, и лишь несколько компаний способны производить такие чипы.
Впервые реализованная Samsung технология GAA, Multi-Bridge-Channel FET (MBCFET™), преодолевает ограничение характеристик транзисторов FinFET, повышая эффективность энергопотребления за счет снижения уровня напряжения питания и увеличения пропускной способности.
Ожидается, что технология GAA (GAAFET) будет осваиваться в крупносерийном производстве HVM (high-volume manufacturing) начиная с 2025 года. Полупроводниковые транзисторы могут быть n-канальными (nMOS или отрицательный MOS) или p-канальными (pMOS или положительный MOS). Эти два типа каналов действуют как логические взаимодополняющие вентили. Канал nMOS проводит при высоком напряжении, в то время как pMOS – при низком напряжении. В реализациях FinFET и GAAFET транзисторы nMOS и pMOS размещаются рядом один с другим. Однако уменьшение расстояния от затвора одного транзистора до затвора другого до значений порядка 16 нм становится все более затруднительным, поскольку нарастает ток утечки, повышается энергопотребление.
И транзистор, когда он находится в выключенном состоянии, становится трудно контролировать.
Компании Intel, Samsung и TSMC находятся на переднем крае гонки по внедрению техпроцесса 2 нм, стремясь повысить свою конкурентоспособность на рынке чипов для систем искусственного интеллекта (ИИ) за счет перехода к технологии GAA [27].
Компания Samsung Electronics, 9 июля 2024 года объявила о том, что она будет поставлять готовые полупроводниковые решения с использованием 2 нм техпроцесса ведущей в области искусственного интеллекта японской компании Preferred Networks [28]. Компания Samsung Electronics сейчас осваивает технологию BPDN (Backside Power Delivery Network), которая обеспечит совершенно новый способ доставки электропитания через тыльный контакт чипа. При этом разделяются соединения для электропитания и передачи данных, что улучшает характеристики электропитания за счет снижения падения напряжения на соединениях, а также обеспечения более плотной прокладки соединений для прохождения сигнала поверх микросхемы. Разработанная компанией Samsung технология GAA, начиная с 2027 года, будет использоваться для освоения техпроцесса 1–4 нм. И на этом уровне будет достигнут теоретический предел кремниевых процессоров, когда ширина каждого транзистора составит всего три атома кремния.
Компания Marvell Technology, Inc., лидер в области решений для полупроводниковой инфраструктуры данных, 7 марта 2024 года объявила о расширении сотрудничества с компанией TSMC с целью разработки полупроводниковых решений с использованием 2 нм технологического процесса [29]. Компания TSMC намерена внедрить технологию BPDN в массовое производство для узла с технологией 2 нм в 2026 году.
Intel также планирует реализовать BPDN под названием PowerVIA в СБИС на техпроцессе 2 нм, который, как ожидается, будет выпущен в 2024 году. Компания Intel пытается вернуться на передовые позиции в производстве микросхем. Новые заявления этой компании ожидаются на Международной конференции по электронным приборам (IEDM), которая пройдет в декабре 2024 года в Сан-Франциско (США).
Основанная в 2023 году компания Alchip Technologies (Тайвань) 25 октября 2024 года сообщила о выпуске тестового чипа по техпроцессу 2 нм. Этот тестовый чип, подготовленный на основе технологии GAA, позволит [30]:
сформировать подходы и методологию проектирования на основе техпроцесса 2 нм,
собрать данные PPA (power, performance and area) об энергопотреблении, о характеристиках и размерах СБИС, созданных с использованием техпроцесса 2 нм.
Перспективная технология CFET
Технология CFET (Complementary FET) ознаменует дальнейшее развитие транзисторов с несколькими затворами, которые отличаются тем, что в них будет реализован переход от горизонтально-сложенных, то есть с горизонтально расположенными каналами (характерно для FinFET и GAAFET) к вертикально-сложенным, то есть с вертикально расположенными каналами, иными словами, к CFET-транзисторам [31].
Для CFET сохраняется структура gate-all-around, но вместо того, чтобы размещать nMOS и pMOS близко один к другому, они будут располагаться вертикально. Поскольку используемая площадь при этом уменьшается, обеспечивается гораздо более высокая плотность транзисторов, что позволяет дополнительно уменьшить размеры и улучшить показатели энергопотребления полупроводниковых схем.
Следует отметить, что для проектирования CFET будут характерны свои проблемы. Процесс травления, в ходе которого химические вещества удаляют ненужные материалы с пластины, станет более сложным, поскольку инженеры должны найти способ протравить верхние полосы nMOS, не повредив нижние полосы pMOS. Командам разработчиков полупроводников и литейным заводам необходимо приступать к реализации проекта за пять-десять лет, поскольку внедрение результатов НИОКР в крупносерийное производство занимает много времени. Например, отраслевые эксперты говорят о GAAFET уже более десятилетия, но первые СБИС с использованием технологии появятся в 2024 году, а крупносерийное производство, как ожидается, начнется не раньше 2025 года. Это означает, что пройдет еще некоторое время, прежде чем CFET станут реальностью.
Заключение
Технология FinFET не имеет видимых перспектив развития за пределами рубежа 5 нм. В первую очередь это связано с отсутствием достаточного электростатического контроля. Поэтому дальнейшая миниатюризация потребует новых архитектурных решений. Однако по мере развития технологических линий одни компании по экономическим соображениям уже приняли решение временно остаться на том же уровне производства. А другие в силу характера своих производственных процессов вынуждены продолжить внедрение новых технологических решений. Для масштабируемых в широких пределах технологических узлов технология GAA – основной преемник FinFET. Однако для структуры GAA характерен серьезный недостаток: значительная емкостная связь между затвором и каналом.
Проблемы с GAAFET больше связаны с производством, а не с величиной тока утечки. Но успешная реализация ячеек GAA даст запас еще на десяток лет, которые будут посвящены поиску и разработке новых решений. В будущем, для миниатюризации и увеличения быстродействия чипов, включая когерентные ЦСП для волоконно-оптических OTN/DWDM систем передачи, отрасль может попытаться перейти на вертикально-сложенные транзисторы CFET вместо горизонтально-сложенных транзисторов FinFET и GAAFET.
ЛИТЕРАТУРА
Производство чипов размером 1 нм. [Электронный ресурс]. URL: https://radioskot.ru/publ/teoria/tehnologiya-proizvodstva-chipov-razmerom-1-nm (дата обращения 06.08.2024).
Gate-All-Around (GAA). [Электронный ресурс]. URL: https://www.appliedmaterials.com/us/en/semiconductor/markets-and-inflections/advanced-logic/gaa.html#:~:text=Gate-All-Around%20(GAA)%20is%20a%20transistor%20architecture,are%20horizontal%20instead%20of%20vertical (дата обращения 06.08.2024).
Коган С.С. Транспортные ВОСП большой пропускной способности. Часть 2. Эволюция когерентных цифровых сигнальных процессоров (начало) // ПЕРВАЯ МИЛЯ. 2024. № 4. С. 38–42.
Коган С.С. Транспортные ВОСП большой пропускной способности. Часть 2. Эволюция когерентных цифровых сигнальных процессоров (окончание) // ПЕРВАЯ МИЛЯ. 2024. № 5. С. 52–59.
Оптический трансивер против оптического двигателя и CPO против OBO. [Электронный ресурс]. URL: https://www.fibermall.com/ru/blog/optical-transceiver-engine-cpo-obo.htm (дата обращения 06.08.2024).
Начало войны техпроцессов: 5 нм и 3 нм. [Электронный ресурс]. URL: https://habr.com/ru/articles/487908/ (дата обращения 06.08.2024).
Roadmapping the next generation of silicon photonics. [Электронный ресурс]. URL: https://www.nature.com/articles/s41467-024-44750-0#Sec1 (дата обращения 06.08.2024).
Silicon on Insulator. [Электронный ресурс]. URL: https://www.sciencedirect.com/topics/materials-science/silicon-on-insulator (дата обращения 06.08.2024).
FinFET устройства: что это и для чего нужны. [Электронный ресурс]. URL: https://supereyes.ru/articles/other/chto-takoe-finfet/ (дата обращения 06.08.2024).
Производство чипов размером 1 нм. [Электронный ресурс]. URL: https://radioskot.ru/publ/teoria/tehnologiya-proizvodstva-chipov-razmerom-1-nm (дата обращения 06.08.2024).
High-k. [Электронный ресурс]. URL: https://ru.wikipedia.org/wiki/High-k (дата обращения 06.08.2024).
Atomic layer deposition. [Электронный ресурс]. URL: https://en.wikipedia.org/wiki/Atomic_layer_deposition (дата обращения 06.08.2024).
Fin field-effect transistor. [Электронный ресурс]. URL: https://en.wikipedia.org/wiki/Fin_field-effect_transistor (дата обращения 06.08.2024).
МОП-транзистор. [Электронный ресурс]. URL: https://ru.wikipedia.org/wiki/МОП-транзистор (дата обращения 06.08.2024).
MOSFET-транзисторы. [Электронный ресурс]. URL: https://power-electronics.info/mosfet.html (дата обращения 06.08.2024).
MOSFET транзисторы. Полевой транзистор с изолированным затвором. [Электронный ресурс]. URL: https://go-radio.ru/mosfet-transistors.html (дата обращения 06.08.2024).
Биполярный транзистор с изолированным затвором. [Электронный ресурс]. URL: https://ru.wikipedia.org/wiki/Биполярный_транзистор_с_изолированным_затвором (дата обращения 06.08.2024).
FinFET-транзисторы. [Электронный ресурс]. URL: https://digteh.ru/foe/tranzistor/fet/fin/ (дата обращения 06.08.2024).
Диэлектрики. Типы диэлектриков и их поляризация. [Электронный ресурс]. URL: https://www.fizika.guo.by/uploads/b1/s/13/807/basic/0/159/Dielektriki.pdf?t (дата обращения 06.08.2024).
FinFET устройства: что это и для чего нужны. [Электронный ресурс]. URL: https://supereyes.ru/articles/other/chto-takoe-finfet/ (дата обращения 06.08.2024).
New Innovations Needed to Continue Scaling Advanced Logic. [Электронный ресурс]. URL: https://www.appliedmaterials.com/us/en/blog/blog-posts/new-innovations-needed-to-continue-scaling-advanced-logic.html (дата обращения 06.08.2024).
Технология GAA для производства 1, 4-нм чипов поможет Samsung опередить конкурентов. [Электронный ресурс]. URL: https://overclockers.ru/blog/Fantoci/show/117989/samsung-raskryla-pervye-podrobnosti-o-1-4-nm-tehprocesse (дата обращения 06.08.2024).
5-нм транзисторы GAA с окружающим затвором в ячейках памяти SRAM. [Электронный ресурс]. URL: https://www.hardwareluxx.ru/index.php/news/allgemein/technology/44786-gaa-nanowire-5-nm.html (дата обращения 06.08.2024).
What is GAA transistor? [Электронный ресурс]. URL: https://www.asml.com/en/news/stories/2022/what-is-a-gate-all-around-transistor (дата обращения 06.08.2024).
Epitaxy. [Электронный ресурс]. URL: https://en.wikipedia.org/wiki/Epitaxy (дата обращения 06.08.2024).
5 нм против 3 нм. [Электронный ресурс]. URL: https://habr.com/ru/articles/461875/ (дата обращения 06.08.2024).
2nm Chip Technology: Intel, Samsung, and TSMC's New Race. [Электронный ресурс]. URL: https://www.electropages.com/blog/2024/07/intel-samsung-and-tsmc-race-towards-2nm-chip-technology (дата обращения 26.10.2024).
Collaboration with leading Japanese AI company will produce cutting-edge AI accelerator chips. [Электронный ресурс]. URL: https://news.samsung.com/global/samsung-electronics-to-provide-turnkey-semiconductor-solutions-with-2nm-gaa-process-and-2-5d-package-to-preferred-networks/. (дата обращения 26.10.2024).
Marvell Announces Industry’s First 2nm Platform for Accelerated Infrastructure Silicon. [Электронный ресурс]. URL: https://www.marvell.com/company/newsroom/marvell-announces-industry-first-2nm-platform-for-accelerated-infrastructure-silicon.html (дата обращения 26.10.2024).
Alchip Announces Successful 2nm Test Chip Tapeout. [Электронный ресурс]. URL: https://www.alchip.com/en/Newsroom/Alchip_2nm_testchip_tapeout (дата обращения 26.10.2024).
Shrinking Nodes Beyond 2030. [Электронный ресурс]. URL: https://techlevated.com/cfet-vs-gaafet-transistors-shrinking-beyond-2030/ (дата обращения 06.08.2024).
Отзывы читателей
